• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1989003560A1
    申请号:PCT/JP1988/001054
    申请日:1988-10-17
    公开日:1989-04-20
    发明作者:Yutaka Muraoka
    申请人:Fanuc Ltd；
    IPC主号:G06F12-00
    专利说明:
    [0001] ¾ Γϋ ¾2 ¾
    [0002] 、 M (D ¾
    [0003] 3 ¾ ？
    [0004] ^ § j: ί ¾ v( V ^ ^ > ^ - Ί V i Ί S ¾ ^1 ^
    [0005] ^ , ぺ □ Mマ ^ ^ ロ ム W $ ¾ ^ つ 1 A
    [0006] 4 ロ ム 、 C) ¾ ,1 歸 ¾ ^ « ^ ιΊ ¾ っ ^ ¾ マ ^ ^ 02 ^ y -L - , ^ ^ ^ t) WM ^ ^ (ΰ ^ ^ ^ ^ ^ ^
    [0007] ° § ¾ ¾ ^ 澍 : ¾ m Γι 0 — □ ί+ 、 4 □厶
    [0008] .< - i η > ^ f - r ^ 1 .H - 0 ^ γ ^ ^ .0く
    [0009] 一 ! ^ ： ^ つ ¾ δ W S ¾ ' 2 ¾說 ¾ fr 4 □ 厶
    [0010] r、、 一 il ίΙ 3| Θ V ^ -fr ^ □ . ^ - A 、 :1 fr f、、
    [0011] □ ： Θ ilg 0) V Γι 1 ¥ - □ Θ. -fr ^ □ - § ¾ ) 2
    [0012] - 、 1、 コ】 、7 ^ く、 -fr 4 ロ 厶 W 0)厶 ¾ ¾
    [0013] X η ^ ¾ 1 η ； ¾ c - □ ¾ -fr ^ □ Θ i:
    [0014] ¾ ¾ 0 L 。 ！■ ¾ コ ^ ¾ ¾ ^ <¥ — □ マ ^ ' 4
    [0015] 4 □厶 W 、 ¾ ¾ Ik裟褂 〕 1 ¾ ¾ .21 Γι )
    [0016] r< - π 1 ？ 、 'つ 阖 ^ マ ^ A 4ロ ム ： έ W ：
    [0017] W S ？ :1 ¾ ¾ Ik ^ 4 ^ ；^ -fr 4 ロ ⑦ fig〕1 ¾
    [0018] )C 1/ ^ - n Q) ^ □ Θ c I ： ？ > ¾ vf ' « ¾ ¾ *
    [0019] ^ ¾ S
    [0020] ¾ 1 ¾ Γι 1- γ: ( V- - a
    [0021] Θ v ^ · fr 4 □ ： w
    [0022] a m a¾
    [0023] fS0l0/88df/lDd 09S£0/68 OAV ルチプ 口 セ ッ サ システム に お け る 口一カ ルメ モ リ 保護装 置 を提供す る こ と を 目 的 と す
    [0024] 上述の 目 的を達成する た め 、 グ口 - /ルバス に 夫々 接 続さ れた複数のプ ロ セ ッ サの少な く と も 1 つ に 接続 し た ロ ー 力 ルメ モ リ に該少な く とも 1 つ のプ ロ セ ッ サ と は別 のプ ロ セ ッ サが ヴ イ ン ドウ手段を介 し て ァ ク セ ス可能で あ るマ ルチプ ロ セ ッ サシステ ム に お いて 、 本発明のひ と つ の態様 に よ る ロ ー 力 ルメ モ リ 保護装置 は 、 Sリ 5S ロ ー 力 ルメ モ '； の複数の セ グメ ン 卜 の ち の 、 前記別 の少な く とも 1 つ のプ ロ セ ッ " y に よ り ァ ク セ ス司 能 と す べ さ セ グ メ ン 卜 を表す コ ー ド情報を発生さ せ るた め の手段 と 、 刖 記 コ ー ド情報発生手段か ら送出 さ れ た 刖， PC コ ー ド情報 を 更新可能 に記億す るた め の手段 と を備 える
    [0025] 本発明 の ロ ー 力 ゾレ メ モ リ 保護装置 は 、 別 の態様 に よ れ ば、 _t 述の コ 一 ド情報発生 手段 と 、 該コ ー ド情報発生手 段か ら 送出 さ れ た前記 3一 ド情報 に ¾ 応づけ て 、 該 コ ー ド情報 に よ り 表わされる メ モ リ セ グメ ン 卜 へ の書込み禁 止を表す フ ラ グ情報 を記億する た め の手段 と を備え る 。
    [0026] 上述の よ う に 、 本発明 の 口一カ ルメ モ リ 保護裝置は 、 ァ ク セ ス可能 と す べぎ ロ ー 力 ルメ モ リ の セ グメ ン 卜 を表 コ ー ド 情報を更新可能 に記億 し 、 ある い は 、 該 13 — ド 情報 に 応づけ て 書込み禁止を表 す フ ラ グ情報 を 記憶 ¾ る よ う に し た ので 、 コ ー ド情報 に 対 応す る メ モ リ セ グメ ン 卜 以外の メ モ リ セ グメ ン 卜 あ る い は フ ラ グ情報 に 応 る メ モ リ セ グメ ン 卜 の記億内容を確实に 保 Kで さ る -. 図 面 の 簡 単 な 説 明
    [0027] 第 1 図 は本発明 の一実施例 に よ る ロ ー カ ルメ モ リ 保護 装置 を装備 し た マルチプ ロ セ ッ シ ス テ ム を示す 概略ブ ロ ッ ク 図 、 第 2 図 は第 Ί 図 の.セ グメ ン ト ディ ス ク リ プタ の内部構成を示す 回路図 、 お よび 、 第 3 図 はセ グメ ン ト ディ ス ク リ プ タ の周辺部品 を示す 回路図で あ る 。
    [0028] 発明 を実施 す る た め の最良の形態 第 1 図 を参照 す る と 、 例 え ば無人化 工場 の制御 シ ス テ ム と し て 用 い ら れ るマ ルチ プ ロ セ ッ サ シ ス テ ム は 、 セ ル コ ン 卜 ロ ー ラ と し て 機能 し か つ シ ス テ ム全体 を管理'！す る た め の メ イ ンプ ロ セ ッ サモ ジ ュ ー ル Ί 0 1 と 、 シ ス テ ム 起動 時 に オ ペ レ ー テ ィ ング シス テ ム を 入 出力 回路 2 を介 し て 外部補助 記憶装置 3 か ら モ ジ ュ ー ル 1 0 1 に 転送 3 る た め のブ ー 卜 ア ッ プモ ジ ュ ー ル （ チ ャ ン ネ ル ） 1 0 2 と 、 コ ン ト ロ ー ラ モ ジ ュ ー ル と し て 機能 す るプ ロ セ ッ +j モ ジ ュ ー ル （ チ ャ ンネル ） 1 0 3 お よ び Ί 0 4 と を備 え こ れ ら モ ジ ュ ー ル はプ ロ セ ッ サ 1 Ί 1 , 1 2 1 ， 1 3 1 お よ び 1 4 1 を夫々 有 す る と 共 に グ ロ ー バルバ ス 1 に 夫 々 接铳さ れて い る 。 そ し て 、 マルチプ ロ セ ッ サ シ ス テ ム は 、 プ ロ セ ッ サ間通信を共通 ア ド レ ス 空 間方式 を用 い て 行 う よ う に 設け ら れて い る 。
    [0029] メ イ ン モ ジ ュ ー ル 1 0 1 は 、 内部バ スを介 し てプ ロ セ ッ サ Ί 1 Ί に 夫 々 接続さ れ た 8 メ ガバ イ 卜 の 口 一 力 ル メ モ リ Ί 1 2 , 3 メ ガノ ィ 卜 の メ モ リ Ί Ί 3 a を ¾ す る ゥ イ ン ド ゥ モ ジ ユ ー ル 1 1 3 お よ びセ グ メ ン 卜 ディ ス ク リ
    [0030] 新た な 紙 プ タ Ί 1 4 を備えて いる 。 そ し て 、 上記 ウ ィ ン ド ウ モ シ ユ ー ル 1 1 3 を介 し て フ ー 卜 ア ッ プモジ ュ ー ル Ί 0 2 お よびコ ン ト ロ ー ラ モ ジ ュ ー ル 1 0 3 , Ί 0 4 がメ イ ンモ- ジ ュ ー ルの ロ ー カルメ モ リ 1 1 2 に ア ク セ ス可能 に設け ら れて い る 。 メ モ リ 1 1 2 お よびウ ィ ン ド ウ メ モ リ Ί 1 3 a は各々 Ί メ ガバ イ 卜 の 8 つ お よび 3 つ の セ グメ ン ト に夫々 分割さ れ て いる 。
    [0031] メ イ ンモジ ュ ール Ί 0 1 の セ グメ ン ト ディ ス ク リ プ タ 1 Ί 4 は 、 ウィ ン ド ウ メ モ リ 1 1 3 a の夫 々 のセ グメ ン 卜 をメ イ ン モ ジ ュ ー ル Ί 0 Ί の ロ ー カ ル メ モ リ Ί 1 2 の 任 意の セ グメ ン 卜 に 対応づけ る と共 に各 ウィ ン ド ウ セ グ メ ン 卜 への書込みを選択的 に禁止可能 に 設け ら れて いる 第 2 図 に示す よ う に 、 セ グメ ン ト ディ ス ク リ プタ 1 Ί 4 は第 1 ない し第 3 の ア ン ドゲ ー 卜 Ί Ο〜 Ί 2 を備え 、 こ れ ら ゲ一 卜 はメ イ ンお よびブー ト ア ツ フ モ ジ ； i ー ル 1 0 1 , 1 0 2 のプ ロ セ ッ サ Ί Ί Ί , Ί 2 Ί に 夫々 接続さ れ て い る 。
    [0032] 第 Ί の ァ ン ドゲ一 卜 Ί 0 は 、 メ イ ンプ ロ セ ッ サ Ί 1 1 又はブー 卜 ア ッ ププ ロ セ ッ サ 1 2 1 か ら 送出 さ れるマ ツ ビングス ト ロ ーブ信号 M A P S T B お よびセ グメ ン ト 選 択信号 S & Ί , S S 2 が夫々 印加 さ れる第 1 な い し第 3 の反転入力端子を有 して い る 。 第 2 の ア ン ドゲー ト 1 1 は こ れ ら の信号が夫 々 印加 さ れ る第 Ί の反転入力 端子 ， 非 反転入力端子お よ び第 2 の反 ¾入力端 -7 を有 し 、 第 3 の ア ン ド ゲ ー ト Ί 2 は信号 M A P S T B ， S S Ί ， S S 2 が夫 々 印加 さ れる第 1 , 第 2 の 反転入 力 端子 お よ び非 反転入力端子を 有 し て い る 。
    [0033] ま た 、 セ グメ ン ト デ ィ ス ク リ プ タ 1 1 4 は 3 つ の 4 ビ ッ 卜 レ ジ ス タ R 1 , R 2 お よ び R 3 を有 し 、 各 レ ジ ス タ は ア ン ドゲ ー Ί、 Ί 0〜 Ί 2 の対応す る ひ と つ の 出力 端子 に 接続さ れた 制御入力 端子 と 、 プ ロ セ ッ 1 1 Ί 又 は Ί 2 1 か ら の 3 ビ ッ 卜 の ア ド レスデ ー タ 信号 D 1 〜 D 3 お よ び耋込 み許容 Ζ禁止デ ー タ 信号 D 4 を入 力 す る た め の デ ー タ 入力 端子 と を有 し て い る 。 レ ジ ス タ R 1 の 4 つ の ビ ッ ト 出力 端子 は 第 4 〜第 7 の ア ン ドゲ ー 卜 Ί 3〜 Ί 6 の非反転入力 端子 に 夫 々 接続さ れ 、 レ ジ ス タ R 2 お よび R 3 の ビ ッ 卜 出 力 端 子 は第 8 〜第 Ί 5 の ア ン ド ゲ ー 卜 1 7〜 2 4 の第 2 の非反転入力 端子 に 夫 々 接統 さ れ て い る そ し て 、 ア ン ド ゲ ー ト 1 3〜 1 6 の各 々 は 、 メ イ ンプ ロ セ ッ サ 1 1 又 は ブ ー 卜 ア ッ ププ ロ セ ッ サ Ί 2 Ί か ら 送 出 さ れる ウ ィ ン ド ウ 選択信号 W Α Ί , W A 2 お よ び ウ イ ン ド ウ ア ク セ ス モ ー ド信 号 B S M を - λ 々 入 力 す る た め の 第 1 な い し 第 3 の反転入 力 端子を有 し て い る 。 ア ン ド ゲ 一 卜 1 7〜 2 0 の各 々 は 、 こ れ ら の信号 を夫 々 入力 する た め の第 1 の非反 転入力 端子 お よ び第 Ί , 第 2 の反転入 力 端子を有 し 、 ま た 、 ア ン ドゲ ー 卜 2 Ί 〜 2 4 の各 々 は 信号 W A 1 , W A 2 及 び B S Wを 夫 々 入力 す る た め の第 1 の 反 転入 力 端子 . 第 2 の非 反 転 1、力 端子 お よ び第 2 の 反 転入力 端子を ¾ し て い る 。
    [0034] 更 に 、 セ グメ ン 卜 ラ' イ ス ク リ フ タ 1 Ί 4 は 第 1 な い し 第 4 の オ アゲー 卜 3 0 〜 3 3 を有 し て いる 。 第 Ί の ア ド レ ス ピ ッ 卜 信号 M A 1 を 出力 す る た め の第 1 の 才 ァゲ一 卜 3 0 の 3 つ の入力端子は ア ン ドゲ一 卜 Ί 3 , 1 7 , 2 1 の出力端子に夫々 接続され、 第 2 の ア ド レス ピ ッ 卜 信 ^ M A 2 を出力 す るた めの第 2 の 才 ァゲ一 卜 3 Ί の入力 端子は ア ン ドゲー 卜 Ί 4 , 1 8 , 2 2 の出 力端子に 夫々 接続さ れて いる 。 ま た 、 第 3 の ア ド レス ビ ッ 卜 信号 M A 3 を出力 する た め の第 3 の オ アゲ ー 卜 3 2 の 入力 端子は ァ ン ドゲー ト 1 5 , 9 , 2 3 の 出力 端子 に 、 書込 み許 容 /禁止信号 P R を出 力 す る ため の第 4 の 才 ァゲ一 卜 3 3 の 入力端子 は ァ ン ドゲ一 卜 Ί 6 , 2 0 . 2 4 の出力端 子 に夫々接続さ れて い る
    [0035] 第 3 図に示す よ う に 、 オ アゲー 卜 3 0 〜 3 2 の出力端 子 は 、 こ れ ら ゲ一 卜 か ら の第 1 〜第 3 の ア ド レ ス ビ ッ 卜 1 号 M A 1 〜 M A 3 よ り なる ア ド レ ス ΙΪ号が 匚 I一力 ルメ モ リ 1 1 2 の第 Ί 〜第 8 の セ グメ ン 卜 の いす れ を表す か を解読す る た め のテ コ一ダ 2 0 Ί の 3 つ の 入力 :子 に 夫 々接続さ れて いる 。 そ し て 、 デコ ー ダ 2 0 Ί の 8 つ の 出 力端子 は 、 メ モ リ 1 2 の夫々 のセ グメ ン 卜 が ァ ク セ ス 可能で あ る か否かを表す情報を格納す る た め の第 1 の 8 ビ ッ 卜 レジス タ 2 0 2 の 8 つ の入力端子 に夫 々 接続さ れ る と 共に 、 書込み許容 Z禁止信号 P R を 入 力 す る た めの 制御入力 ナ ·≥：有 し かつ夫 々 のメ モ リ セ グ メ ン 卜 へ の家 込みの許容 禁止を表す 情報を格納 す る た め の ¾ 2 の 8 ヒ ッ 卜 レジ ス タ 2 0 3 の 8 つ の入力端子 に 夫 々 接 'さ れ て い る 。
    [0036] 以下 、 上述の構 成のマ ルチプ ロ セ ッ サ シ ス テ ム の ロ ー カ ルメ モ リ 保護動作を説明 す る 。
    [0037] こ こ で 、 メ イ ン モ ジ ュ ー ル 1 0 1 の ロ ー カ ルメ モ リ 1 1 2 の最初の 3 つ の セ グメ ン ト に オ ペ レ ー テ ィ ン グシ ス テ ム を格納 す る場合を例 に と る 。 マ ルチプ ロ セ ッ サシス テ ム の起動 時 、 ブ ー 卜 ア ッ ププ ロ セ ッ サ Ί 2 1 は 、 夫々 論理 レ ベル 「 0 J のマ ッ ピ ン グス ト ロ ー ブ信号 M A P S T B , セ グメ ン ト 選択信号 S S Ί , S S 2 お よ び ァ ド レ ス デ ー タ 信号 D Ί 〜 D 3 な らび に 書込み許容 Z禁止デ一 タ 信号 D 4 を送出 す る 。 こ の結果 、 ア ン ドゲ 一 卜 か ら の論理 レ ベル 「 1 」 の 出力 信号 が レ ジ ス タ R 1 の制御 入力 端子 に 加 わ り 、 該 レ ジ ス タ R 1 に デ ー タ Γ Ο 〇 0 〇 」 が書込 ま れる 。 次 に 、 セ グメ ン ト 選択信号 S S 1 及び ァ ド レス デ ー タ 信号 D Ί の論理 レ ベ ルが Γ 0 」 か ら ί 1 」 に 夫 々 切換 え ら れ 、 レ ジ ス タ R 2 に デ ー タ 「 1 0 0 0 I が書込 ま れる 。 更 に 、 セ グメ ン 卜 選択信号 S S Ί お よ び ア ド レ スデー タ 信号 D Ί の論理 レ ベ ルが 「 1 ] か ら 「 0 」 に 、 ま た 、 セ グメ ン ト 選択信号 S S 2 及び ア ド レ スデー タ 信号 D 2 の論理 レベルが 「 0 」 か ら 「 1 J に 夫々 切換 え ら れ 、 レ ジ ス タ R 3 に デ ー タ 「 0 Ί 0 0 」 が書込 ま れ る 。
    [0038] 次 に 、 ブ ー 卜 ア ッ ププ ロ セ ッ サ Ί 2 Ί は 、 夫 々 論理 レ ベルが 「 0 」 の ウ ィ ン ド ゥ選択信 H W A Ί , W A 2 及 び ゥ イ ン ド ゥ ァ ク セ ス モ ― 卜 信 号 B S M を送 出 す る c こ の 結果 ァ ン ドゲ一 卜 1 3 〜 1 6 がゲ一 卜 開状態 と な Ό 、 「 0 0 0 J の ァ ド レ ス信号 M A Ί 〜 M A 3 及び諭 W. レベ ル 「 0 」 の書込み許容ノ禁止信号がオ アゥ'一 卜 3 0 〜 3 3 か ら 夫々送出 さ れる 。 こ の結果、 第 Ί の 8 ビ ッ 卜 レジ ス タ 2 0 2 の第 1 ピ ッ ト 領域に はメ モ 1 J Ί 1 2 の第 Ί セ グメ ン 卜 が ァ ク セス可能であ る こ と を表す フ ラグ情報例 えば 「 1 」 が癦込ま れる一方 、 マルチプ □ セ ッ シ ス テ ム起動時 に 第 2 の 8 ピ ッ 卜 レ ジス タ 2 0 3 の第 Ί ビ ッ 卜 領域に 記億 し た第 Ί メ モ リ セ グメ ン 卜 へ の窗込 みが可能 であ る こ と を表す フ ラ グ情報例 えば 「 0 」 が保持さ れる プ一 卜 ア ツ ププ ロ セ ッ サ 1 2 Ί は 、 入出力 回路 2 を介 し て補助記憶装置 3 か ら オ ペ レ ー ティ ングシス テム S5C 出 し 、 こ の 才 ペ レ一テ ィ ン グシステ ム の最初の部分 を書 込み可能 に さ れた ロ ー 力 ルメ モ リ Ί 1 2 の最初 の セ グメ ン 卜 に 格納 する 。 次いで 、 プ ロ セ ッ サ Ί 2 は ゥイ ン ド ゥ 還択 m号 w A Ί の論理 レ ベルを Γ 0 i か ら 1 」 に 切 換え る 。 こ の結果 、 ア ン ドゲ一 卜 Ί 3 〜 Ί 6 のゲ一 卜 。、 閉 じる一方、 ァ ン ドゲ一 卜 Ί 7 〜 2 0 のゲ一 卜 が開 ぎ 、 ォ ァゲ一 卜 3 0 〜 3 3 か ら 「 1 0 0 」 の ァ ド レス信号 M A 1 〜 A 3 及び書込み許容信号 P R が送出さ れ 、 こ の ァ ド レ ノ、 ΊΒ 7=5 「 1 0 0 」 に ¾ す る ロ ー カ ルメ モ リ 1 1 2 の 2 番 目 の セ グメ ン 卜 が書込み可能 に な り 、 当該セグメ ン 卜 に 才 ペ レ一ティ ングシス 亍 ムの 中 間部分が書込 ま れ る u ま た 、 第 1 , 第 2 の & ビ ッ 卜 レ ジ ス タ 2 0 2 . 2 0 3 の第 2 ビ ッ 卜 領域 に フ ラ グ情報が前述 の よ う に記憶さ れる 。 さ ら に 、 ウ ィ ン ド ウ 選択信 号 W A 1 の 論理 レベル が 「 1 」 か ら 「 0 」 に 、 ま た 、 信号 W A 2 の レ ベルが 「 0 」 か ら 「 1 」 に 夫 々 切換え ら れ 、 オ アゲ ー ト 3 0〜 3 2 か ら送出 さ れる ア ド レ ス信号 「 0 1 0 」 に 応 じ て 書 5 込 み可能 と な っ た ロ ー カ ルメ モ リ 1 1 2 の 3番 目 の セ グ メ ン 卜 に オ ペ レ ー テ ィ ン グシ ス テ ム の残部が書込 ま れる ま た 、 レジス タ 2 0 2 ， 2 0 3 の第 3 ビ ッ ト 領域 に 前述 の フ ラ グ情報 が 記憶 さ れる 。
    [0039] こ の よ う に し て 、 オ ペ レ ー テ ィ ン グシス テ ム の格納 が
    [0040] 10 終了 す る と 、 メ イ ンプ ロ セ ッ Ί 1 1 は 、 レ ジ ス タ 2 0
    [0041] 2 , 2 0 3 の記憶内容を ク リ ア し た 後 、 オ ペ レ ー テ ィ ン グシ ス テ ム の転送動作 を 除 い て は上述 の手順 と 略周一 の 手頭を 、 書込み可能ノ禁止信号 D 4 を論理 レ ベ ル 「 1 .1 に し た 状態で繰返 し 、 も っ て 、 レ ジス タ 2 0 3 の第 1 な ΐί> い し 第 3 ビ ッ 卜 領域の記憶内容を ロ ー カ ルメ モ リ 1 1 2 の第 Ί 〜第 3 セ グメ ン ト へ の書込 み禁止状態 を表 す値 「 1 」 に 書換 える 。 こ の 結果 、 メ モ リ 1 Ί 2 の 第 1 〜第 3 セ グメ ン ト に 格納 し た オ ペ レ ー テ ィ ングシ ス テ ム は書 換 え不能 に さ れ、 そ の保護が 図 ら れる （， 但 し 、 上述の メ
    [0042] 20 モ リ 内容保護 は メ イ ンプ ロ セ ッ サ以外 のプ ロ セ ッ サ が メ イ ンプ ロ セ ッ サ の ロ ー 力 ノレメ モ リ " 1 1 2 に 格納 し た オ ペ レ ー テ ィ ン グシ ス テ ム を利用 し な い場 台 に 行わ れる 。
    [0043] ま た 、 オ ペ レ ー テ ィ ン グシ ス テ ム格納後 、 コ ン 卜 口 一 ラ モ ジ ュ ー ル 1 0 3 , 1 0 4 のプ ロ セ ッ 1 3 1 ， 1 4 1 か ら ア ク セ ス 司 能 と べ き メ モ リ セ グメ ン ト を 任 意 に 変更可能である 。 以下 、 ア ク セ ス可能 と す べ β メ モ リ セ グメ ン 卜 を第 1 ない し第 3 の メ モ リ セ グ メ ン 卜 か ら 第 4 な い し第 6 のメ モ リ セ グメ ン ト に変更す る場合 につ いて 説明 する
    [0044] 斯かる変更のた め に は上述の手順 と略周一の手願を実 行すればよ い 。 すなわ ち 、 レジス タ 2 0 2 , 2 0 3 の記 憶内容を ク リ ァ後、 メ イ ンプ 口 セ ッ サ Ί 1 1 か ら夫々 篛 理 レベルが' 「 0 」 の セ グメ ン 卜 選択 ίΐϊ o S 1 f S S 2 7 ッ ビングス 卜 ロ ーブ信 ·§ M A P S Τ Β お よ び書込み許 禁止デ一タ 信号 D 4 な ら ぴに 「 1 0 J の ア ド レス 了 一タ 信号 D 1 〜 D 3 を送出 して レジス タ R Ί に 「 Ί Ί
    [0045] 0 0 」 のデー タ を書込む。 次 に 、 セ グメ ン 卜 択 ΐΕί S
    [0046] 5 2 の ¾理 レベルを 「 Ί 」 に切換える と共 に ア ド レスデ 一ダ信号 D Ί 〜 D 3 を 「 0 0 1 J に 切換え レジス タ R 2 に 「 0 0 1 0 」 のデー タ を書込み 、 さ ら に 、 セ グメ ン 卜 選択信号 S S 1 , S S 2 の論理 レ ベルを Γ 0 」 及び Γ 」 に夫々 切換える と共 に ァ ド レ スデー タ 信 号 D Ί 〜 D 3 を 「 Ί 0 1 」 に 切換え てデー タ 「 1 0 "! 0 J を レジ ス タ R 3 に書込む。 そ し て 、 夫々 論理 レベルが 「 0 」 の ゥ ィ ン ド ウ選択 5 巧 W A 1 , W A 2 及びウ イ ン ド ウ ァ ク セ ス モ ー ド信号 B S Mを送出 して 、 レジ ス タ 2 0 2 の第 ビ ッ 卜 領域 に ロ ー カ ルメ モ リ 1 1 2 の第 4 セグメ ン 卜 が ァ ク セ ス可能であ る こ と を示す 情報を記憶させ 、 次 い で 、 信号 W A Ί , W A 2 の レ ぺ ル を切換え て 第 5 及び第
    [0047] 6 メ モ リ セ グメ ン 卜 が ァ ク セ ス可能な こ と を ： す 情報 を 順次記憶さ せ る 。 結果 と し て 、 第 Ί 乃至第 3 メ モ リ セ グ メ ン 卜 へ の ア ク セ ス が禁止さ れ 、 こ れ ら セ グメ ン ト に 格 納 し た オ ペ レ ー テ ィ ン グシ ス テ ム の破壊が 防止さ れる t> な お 、 第 4 な い し第 6 の メ モ リ セ グメ ン 卜 を書込み禁止 に す る場合 は 、 既述の手 顒 に よ り レジ ス タ 2 0 3 の第 4 な い し第 6 ビ ッ 卜 領域 に 耋込み禁止 フ ラ グ情報を記憶さ せ る 。
    [0048] 以上 の よ う に し て 、 レジ ス タ 2 0 2 に 第 1 な い し第 8 メ モ リ セ グメ ン ト の夫 々 が ア ク セ ス可能 か ア ク セ ス不能 か を表す情報 が格納 さ れる と 共 に レ ジ ス タ 2 0 3 に 夫々 の メ モ リ セ グメ ン ト へ の書込 みが許容さ れる か禁止 さ れ る かを表す情報 が格納 さ れる 。 コ ン ト ロ ー ラ プ ロ セ ッ サ 1 3 1 , 1 4 "1 は 両 レ ジス タ に 格納 さ れ た 情報 を参照 し て メ モ リ ア ク セ ス及び書込 み動作 が許容さ れて い る場台 に の み こ れを実行す る 。 な お 、 ウ ィ ン ド ウ モ ジ ュ ー ル 1 Ί 3 は 、 プ ロ セ ッ サ 1 3 Ί ， 1 4 1 が 口 一 カ ルメ モ リ 1 1 2 へ ア ク セ ス す る際 に 、' 該メ モ リ 1 1 2 の ア ク セ ス す べ き メ モ リ 領域を表す グ ロ ー バル ア ド レス か ら 当該メ モ リ 領域を表す ロ ー カ ルメ モ リ ア ド レ ス へ の変換を行 う た め のデ ー タ を提供す る 。
    [0049] 上記実施例 で は 4 ビ ッ 卜 レ ジ ス タ R 1 〜 R 3 の第 4 ビ ッ 卜 領域を用 い て 書込 み禁止処理 を選択的 に 行 う よ う に し た が 、 こ れ に 代え て 5 ビ ッ 卜 レ ジ ス タ を 設け 、 該 レ ジ ス タ の 5 ビ ッ 卜 領域 を利用 し て 読出 し禁止 処理 を選択的 に 行 え る よ う に し て も よ い 。
    [0050] ¾τた な
    权利要求:
    Claims
    ffi 求 の 範 グ 口一パルバ ス に 夫々 接続さ れた複数のプ ロ セ ッ サ の少な く と も 1 つ に接 ^ し た ロ ー カ ルメ モ リ に該 少な く と あ Ί つ のプ ロ セ ッ サ と は別の少な く と ち Ί つ のプ口 セ ッ サがウ ィ ン ド ウ手段を介 して ア ク セ ス 可能であ るマルチプ ロ セ ッ サシステム に お いて 、 前 記 ロ ー 力 ルメ モ リ の複数のセ グメ ン 卜 の ち の 、 前 記少な- < とも Ί つ の別 のプ ロ セ ッ サ に よ り ア ク セ ス 可能 と すベき セ グメ ン 卜 を表 す コ ー ド情報を発生 さ せる た めの手段 と 、 前記 コ ー ド情報発生手段か ら 送 出さ れた前記コ ー ド情報を更新可能に記憶す る た め の 手段 と を備える こ と を特徴 と す る ロ ー 力 ルメ モ リ 保護裝
    前記 コ一 ド情報 に よ り 表わ さ れる メ モ リ セ グメ ン 卜 へ の み禁止を表す フ ラ グ情報 を記憶する た め の手段をさ ら に 含 む請 求の範囲第 Ί 項記載の ロ ー 力 ルメ モ リ 保護裝置。 '
    記 =3一 ド情報発生手段 は 、 前記少な く と も 1 つ のプ ロ セ ッ サお よ ぴ該少な く と も Ί つ のプ ロ セ ッ サ と は別のプ 口 セ ッ サである請求の赣囲第 Ί 項又 は第 2 項記載の □一カ ルメ モ リ 保護装置。 別 のプ ロ セ ッ サ はプー 卜 ア ッ ププ ロ セ ッ サで
    ¾ -ε> ΡΒ 求の範囲第 3 項記載の ロ ー カ ルメ モ リ 保護裝 置 。
    一
    コ ー ド情報発生 手 段 は 、 前 L! 一 カ ル メ モ リ の所定 の セ グメ ン 卜 に オ ペ レ ー テ ィ ン グシ ス テ ム を 格納後 に 前記 コ ー ド情報発生手段 に よ り 発生 さ れか つ 前記所 定 の セ グメ ン ト 以外 のセ グメ ン 卜 を表 す コ 一 ド情報を記憶 す る 請求の範囲第 1 項記載の ロ ー 力 ルメ モ リ 保護装置 。
    6 . 前記 フ ラ グ情報記億手段 は 、 オ ペ レ ー テ ィ ングシ ス テ ム が格納 さ れた メ モ リ セ グメ ン ト へ の書込 み禁止 を表 す フ ラ グ情報 を 記憶す る 請求の範囲第 2 項記載 の ロ ー カ ルメ モ リ 保護装置 。
    7 . グ ロ ー バルバ ス に 夫々 接続さ れた 複数 のプ ロ セ ッ サ の少な く と も 1 つ に 接続 し た ロ ー カ ルメ モ リ に該 少な く と も 1 つ の プ ロ セ ッ サ と は別 の少な く と も 1 つ のプ ロ セ ッ サ が ウ ィ ン ド ウ手段を介 し て ア ク セ ス 可能で あ る マ ル チプ ロ セ ッ サ シ ス テ ム に お い て 、 前 記 ロ ー カ ル メ モ リ の複数 の セ グメ ン ト の う ち の 、 前 記少な く と も 1 つ の別 の プ ロ セ ッ に よ り ア ク セ ス 可能 と す べ き セ グメ ン ト を表 す コ ー ド情報 を発生 さ せ る た め の手段 と 、 前記 コ ー ド情報 に よ り 表わ さ れ る メ モ リ セ グメ ン 卜 へ の書込み禁止 を表 す フ ラ グ情 報 を記億す る た め の 手段 と を備え る こ と を特徴 と す る ロ ー カ ルメ モ リ 保護装置 。
    类似技术:
    公开号 | 公开日 | 专利标题
    US5303198A|1994-04-12|Method of recording data in memory card having EEPROM and memory card system using the same
    US6295576B1|2001-09-25|Associative memory having a mask function for use in a network router
    US4814982A|1989-03-21|Reconfigurable, multiprocessor system with protected, multiple, memories
    US4648076A|1987-03-03|Circuit having a data memory and addressing unit for reading, writing and erasing the memory
    US4538241A|1985-08-27|Address translation buffer
    US5648929A|1997-07-15|Flash memory card
    US4408119A|1983-10-04|Individualized portable object such as a credit card
    KR950004854B1|1995-05-15|반도체 메모리 장치
    US6434658B1|2002-08-13|Memory device operable with a small-capacity buffer memory and having a flash memory
    US4523271A|1985-06-11|Software protection method and apparatus
    US4485437A|1984-11-27|Testing the presence of a peripheral device
    US6892273B1|2005-05-10|Method and apparatus for storing mask values in a content addressable memory | device
    US4525777A|1985-06-25|Split-cycle cache system with SCU controlled cache clearing during cache store access period
    US5946704A|1999-08-31|Associative memory to retrieve a plurality of words
    US6510090B1|2003-01-21|Semiconductor memory device
    KR940002754B1|1994-04-02|반도체 집적회로 장치의 제어방법
    US5724529A|1998-03-03|Computer system with multiple PC card controllers and a method of controlling I/O transfers in the system
    US5745912A|1998-04-28|Memory card apparatus including a link table for managing the correspondency between the recorded contents in the memory card and that in the link table
    US4899272A|1990-02-06|Addressing multiple types of memory devices
    US20040120173A1|2004-06-24|Error detection and correction in a CAM
    US5040153A|1991-08-13|Addressing multiple types of memory devices
    US6263399B1|2001-07-17|Microprocessor to NAND flash interface
    US20060026340A1|2006-02-02|Memory card, card controller mounted on the memory card, and device for processing the memory card
    US4964038A|1990-10-16|Data processing system having automatic address allocation arrangements for addressing interface cards
    KR880000360B1|1988-03-20|기억보호 검사방법 및 그 수행 시스템
    同族专利:
    公开号 | 公开日
    EP0338089A4|1990-09-26|
    JPH01106150A|1989-04-24|
    EP0338089A1|1989-10-25|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS51150928A|1975-06-20|1976-12-24|Hitachi Ltd|Memory system|
    JPH0536041A|1991-07-30|1993-02-12|Matsushita Electric Ind Co Ltd|トラツキング誤差検出装置|US6093390A|1990-03-20|2000-07-25|Amrad Corporation Limited|Methods for promoting functional regeneration of mammalian muscle by administering leukaemia inhibitor factor|JPH0368421B2|1982-05-25|1991-10-28|Tokyo Shibaura Electric Co||
    JPS61196354A|1985-02-27|1986-08-30|Hitachi Ltd|Local processor control system|
    JP2609220B2|1985-03-15|1997-05-14|ソニー株式会社|マルチ・プロセツサ・システム|
    JPS62125444A|1985-11-27|1987-06-06|Hitachi Ltd|Control system for memory shared area|CA2028551A1|1989-11-03|1991-05-04|John S. Thayer|Data destination facility|
    US5701417A|1991-03-27|1997-12-23|Microstar Laboratories|Method and apparatus for providing initial instructions through a communications interface in a multiple computer system|
    AU4221993A|1992-05-04|1993-11-29|Compaq Computer Corporation|Single map data destination facility|
    US5341494A|1993-02-12|1994-08-23|Compaq Computer Corporation|Memory accessing system with an interface and memory selection unit utilizing write protect and strobe signals|
    JP3976432B2|1998-12-09|2007-09-19|エヌイーシーコンピュータテクノ株式会社|データ処理装置およびデータ処理方法|
    JP4497689B2|1999-10-01|2010-07-07|キヤノン株式会社|印刷装置、交換ユニット、及び、メモリユニット|
    法律状态:
    1989-04-20| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
    1989-04-20| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE FR GB IT LU NL SE |
    1989-05-02| WWE| Wipo information: entry into national phase|Ref document number: 1988908983 Country of ref document: EP |
    1989-10-25| WWP| Wipo information: published in national office|Ref document number: 1988908983 Country of ref document: EP |
    1992-10-06| WWW| Wipo information: withdrawn in national office|Ref document number: 1988908983 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]